EUROFORM 2016: Curso intensivo sobre VHDL-XILINX-Verilog
Estimados miembros del Capítulo Español de IEEE-CASS:
Por si es de vuestro interés, os incluyo la siguiente información sobre el curso intensivo “EUROFORM Technical Training on FPGAs and Digital Systems”, organizado por laEscuela Politécnica Superior de la Universidad Autónoma de Madrid en la segunda quincena del mes de Junio. Estamos valorando la posibilidad de ofrecer descuentos a los miembros estudiantes de nuestro capítulo que puedan estar interesados en asistir, por lo que si alguien está interesado pueden ponerse en contacto con la organización del curso.
Un cordial saludo,
José M. de la Rosa
Presidente del Capítulo Español de IEEE-CASS
----------------------------------------------------------------------------------
EUROFORM Madrid Entrenamiento Intensivo 2016 VHDL, Tecnología y Herramientas Xilinx, Verilog (Decimooctava Edición)
LUGAR: Escuela Politécnica Superior, Universidad Autónoma de Madrid
FECHAS:
Módulo 1 - VHDL: Jueves 16 y Viernes 17 de Junio (2 días), de 9 a 18 hs
Módulo 2 - Metodología de Diseño FPGAs Xilinx y VHDL Avanzado: Miércoles 22, Jueves 23 y Viernes 24 de Junio (3 días) 9 a 18 hs
Módulo 3 - Verilog para Diseñadores VHDL: Lunes 27 y Martes 28 de Junio (2 días) 9 a 18 hs
Más Información en: http://arantxa.ii.uam.es/~euroform/
-----------------------------------------------------------------------------------------